Spedizione gratuita per ordini superiori a 69,99 euro.

Controllare lo stato dell'ordine

Entra a far parte di una comunità di amanti dei libri di tutto il mondo e ottieni numerosi vantaggi. Crea un account gratuito

Spedizione gratuita con Packeta per un prezzo superiore a 69.99 €

Corriere Bartolini 4.49 € Punto Poste 5.49 € Punto Poste 5.49 € Punto Bartolini 3.49 € Corriere DHL 6.99 € Corriere GLS 5.99 € Punto GLS 4.49 €

Contatto

Come acquistare

Aiuto

Il mio account

▸ Vuoto :-(

Spedizione gratuita per ordini superiori a 69,99 euro.

Redundant digit floating point system

Name: Redundant digit floating point system
Brand: VDM Verlag Dr. Müller
SKU: 06826987
Price: 62.29 EUR
Availability: InStock
Author: Hossam A. H. Fahmy
ISBN: 9783639188585

Providing speed and flexibility

Hossam A. H. Fahmy

Lingua

Inglese

Libro In brossura

Codice Libristo: 06826987

Casa editrice VDM Verlag Dr. Müller, novembre 2008

A partially redundant number system is presented as an internal format for floating point arithmetic... Descrizione completa

Codice Libristo: 06826987

152 b

62.29 €

Presso l'editore su ordinazione Inviamo tra 17-27 giorni

Fino a 30 giorni per il reso

I clienti hanno acquistato anche

Original Album Classics Blondie

CD audio

17.29 €

Kinderkoffer Der kleine Maulwurf Spielzeugkoffer für Kindergarten, Hort & Co. Trötsch Verlag

Giocattolo

7.59 €

Mystičky dvadsiateho storočia František Mikloško

Rigido

18.99 €

Země mamutů V zajetí ohně a ledu Pavel Radosta

Rigido

12.99 €

Kalbin Ilaci

In brossura

12.69 €

APOYO AL PROFESOR CD-ROM ESO ORTOGRAFIA

Libro

31.89 €

Le Canari Qui Faisait Pipi Au Nid: Mamie Poule Raconte Christine Beigel

Rigido

12.29 €

Medien-Ethik Michael Haller

In brossura

54.19 €

Transferencia placentaria de acidos grasos en la Diabetes Gestacional M

In brossura

69.79 €

A partially redundant number system is presented as an internal format for floating point arithmetic operations. The redundant number system is based on signed digits and enables carry free arithmetic operations to improve the performance. A detailed discussion of an adder and a multiplier using the proposed format is provided and the specific challenges of the designs are explained. Beside the redundancy, the proposed units include further enhancements that increase the floating point performance such as a hexadecimal based number format and a postponed rounding technique. Transistor simulation of the complete adder and multiplier confirm the performance advantage predicted by the developed analytical model. The proposed internal format and arithmetic units comply with all the rounding modes of the IEEE floating point standard.